PEB3086HV1.3 ,ISAC-SX (ISDN Subscriber Access Contr...Data Sheet, DS 1, August 2000ISAC-SXISDN Subscriber Access ControllerPEB/PEF 3086 Version 1.3Transc ..
PEB31664H V1.3 ,MuSLIC MuPP-礐 (Multichannel Subscrib...Preliminary Data Sheet, DS1, July 2000MuSLICMultichannel Subscriber Line Interface ConceptPEB 3465 ..
PEB31664HV1.3 ,MuSLIC MuPP-礐 (Multichannel Subscrib...Preliminary Data Sheet, DS1, July 2000MuSLICMultichannel Subscriber Line Interface ConceptPEB 3465 ..
PEB3265FV1.5 , Dual Channel Subscriber Line Interface Concept
PEB3324EV1.4 , Enhanced Next Generation Analog Telephony Solutions
PEB3324EV1.4 , Enhanced Next Generation Analog Telephony Solutions
PIC17C42A , High-Performance 8-Bit CMOS EPROM/ROM Microcontroller
PIC18F2525-I/SO , 28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology
PIC18F2620-I/SO , 28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology
PIC18F2620-I/SO , 28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology
PIC18F2620-I/SP , 28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology
PIC18F4620-I/ML , 28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology
PEB3086HV1.3
ISAC-SX (ISDN Subscriber Access Contr...
ISAC-SX
ISDN Subscriber Access
Controller
PEB/PEF 3086 Version 1.3
For questions on technology, delivery and prices please contact the Infineon
Technologies Offices in Germany or the Infineon Technologies Companies and
Representatives worldwide: see our webpage at http://www.infineon.com
PEB/PEF 3086
Revision History:2000-08-03DS 1
Previous Version:
Table of ContentsPage
1Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141.1Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.2Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.3Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22Description of Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313.1General Functions and Device Architecture . . . . . . . . . . . . . . . . . . . . . . . 31
3.2Microcontroller Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.2.1Serial Control Interface (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.2.1.1Programming Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.2Parallel Microcontroller Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
3.2.3Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.2.4Reset Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.2.5Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.2.6Activation Indication via Pin ACL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.3S/T-Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.3.1S/T-Interface Coding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.3.2S/T-Interface Multiframing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
3.3.3Multiframe Synchronization (M-Bit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.3.4Data Transfer and Delay between IOM-2 and S/T . . . . . . . . . . . . . . . . 56
3.3.5Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
3.3.6Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
3.3.7S/T Interface Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
3.3.7.1External Protection Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
3.3.8S/T Interface Delay Compensation (TE/LT-T mode) . . . . . . . . . . . . . . . 63
3.3.9Level Detection Power Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
3.3.10Transceiver Enable/Disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
3.3.11Test Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
3.4Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
3.4.1Description of the Receive PLL (DPLL) . . . . . . . . . . . . . . . . . . . . . . . . . 70
3.4.2Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
3.4.3Oscillator Clock Output C768 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
3.5Control of Layer-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
3.5.1State Machine TE and LT-T Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
3.5.1.1State Transition Diagram (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . 74
3.5.1.2States (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
3.5.1.3C/I Codes (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
3.5.1.4Infos on S/T (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
3.5.2State Machine LT-S Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
3.5.2.1State Transition Diagram (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
3.5.2.2States (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
