PEF2256H ,E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul ApplicationsApplicationsPEF 2256 H/E, Version 2.1Hardware DescriptionWired CommunicationsNe ve r st op t h i n ..
PEF2256HV2.2 , E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications
PEF22810 ,ETHERNET OVER VDSL CHIPSETapplications.TM10BaseS
PEF22810 ,ETHERNET OVER VDSL CHIPSETP RO DU C T B RIEFTM10BaseS is an innovative technology offering the simplicity of Ethernet coupled ..
PEF22810TV2.1 ,ETHERNET OVER VDSL CHIPSETBlock DiagramInterleaver QAM DAC Power PostFramerRS-Encoder Modulator 12 Bit Control FilterBroadban ..
PEF22810TV2.1 ,ETHERNET OVER VDSL CHIPSETP RO DU C T B RIEFTM10BaseS is an innovative technology offering the simplicity of Ethernet coupled ..
PIC18LF4525 , 28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology
PIC18LF4620-I , 28/40/44-Pin Enhanced Flash Microcontrollers with 10-Bit A/D and nanoWatt Technology
PIC24F08KA101 , Flash Programming Specifications
PIC7516 , Semiconductor Devices, Silicon hybrid Switching Regulators High Reliability Types
PIC7516 , Semiconductor Devices, Silicon hybrid Switching Regulators High Reliability Types
PIMD2 ,NPN/PNP resistor-equipped transistors; R1 = 22 k惟, R2 = 22 k惟General descriptionNPN/PNP double Resistor-Equipped Transistors (RET) in Surface-Mounted Device (SM ..
PEF2256H
E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications
PEF 2256 H/E
Revision History:2003-10-23DS1.1
Previous Version:./.
Table of ContentsPage
Preface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171.1Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.2Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232.1Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.2Pin Diagram P-MQFP-80-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.3Pin Diagram P-LBGA-81-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.4Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.4.1Input/Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Functional Description E1/T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.1Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.2Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
3.3Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
3.3.1Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
3.3.1.1Mixed Byte/Word Access to the FIFOs . . . . . . . . . . . . . . . . . . . . . . . 51
3.3.1.2FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
3.3.1.3Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
3.3.2Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
3.3.3Master Clocking Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
3.4Power Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
3.4.1Power Supply Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
3.4.2Power Supply De-Coupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Functional Description E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.1Receive Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.1.1Receive Line Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.1.2Receive Short and Long-Haul Interface . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.1.3Receive Equalization Network (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
4.1.4Receive Line Attenuation Indication (E1) . . . . . . . . . . . . . . . . . . . . . . . . 64
4.1.5Receive Clock and Data Recovery (E1) . . . . . . . . . . . . . . . . . . . . . . . . 64
4.1.6Receive Line Coding (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.1.7Receive Line Termination (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.1.8Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.1.9Loss-of-Signal Detection (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
4.1.10Receive Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.1.11Jitter Tolerance (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.1.12Output Jitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.1.13Framer/Synchronizer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.1.14Receive Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table of ContentsPage4.1.15.1HDLC or LAPD Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
4.1.15.2Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
4.1.15.3Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
4.1.15.4Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . . . 80
4.1.15.5Channel Associated Signaling CAS (E1, µP access mode) . . . . . . . 81
4.2Framer Operating Modes (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
4.2.1General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
4.2.2Doubleframe Format (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
4.2.2.1Transmit Transparent Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
4.2.2.2Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
4.2.2.3A-Bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
4.2.2.4Sa-Bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
4.2.3CRC-Multiframe (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
4.2.3.1Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
4.2.3.2Automatic Force Resynchronization (E1) . . . . . . . . . . . . . . . . . . . . . 88
4.2.3.3Floating Multiframe Alignment Window (E1) . . . . . . . . . . . . . . . . . . . 88
4.2.3.4CRC4 Performance Monitoring (E1) . . . . . . . . . . . . . . . . . . . . . . . . . 88
4.2.3.5Modified CRC4 Multiframe Alignment Algorithm (E1) . . . . . . . . . . . . 88
4.2.3.6A-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
4.2.3.7Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
4.2.3.8E-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
4.3Additional Receive Framer Functions (E1) . . . . . . . . . . . . . . . . . . . . . . . . 93
4.3.1Error Performance Monitoring and Alarm Handling . . . . . . . . . . . . . . . . 93
4.3.2Auto Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
4.3.2.1Automatic Remote Alarm Access . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
4.3.2.2Automatic E-bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
4.3.2.3Automatic AIS to System Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 94
4.3.2.4Automatic Clock Source Switching . . . . . . . . . . . . . . . . . . . . . . . . . . 95
4.3.2.5Automatic Freeze Signaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
4.3.3Error Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
4.3.4Errored Second . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
4.3.5One-Second Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
4.3.6In-Band Loop Generation and Detection . . . . . . . . . . . . . . . . . . . . . . . . 96
4.3.7Time Slot 0 Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
4.4Transmit Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
4.4.1Transmitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
4.4.2Transmit Line Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
4.4.3Transmit Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
4.4.4Transmit Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
4.4.5Programmable Pulse Shaper (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
4.4.6Transmit Line Monitor (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Table of ContentsPage4.4.7.1HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
4.4.7.2Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
4.4.7.3Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
4.4.7.4Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . . 104
4.4.7.5Channel Associated Signaling CAS (E1, µP access mode) . . . . . . 104
4.5System Interface in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
4.5.1Receive System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
4.5.1.1Receive Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
4.5.2Transmit System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
4.5.2.1Transmit Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
4.5.3Time Slot Assigner (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
4.6Test Functions (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
4.6.1Pseudo-Random Binary Sequence Generation and Monitor . . . . . . . . 117
4.6.2Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
4.6.3Payload Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
4.6.4Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
4.6.5Single Channel Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
4.6.6Alarm Simulation (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
4.6.7Single Bit Defect Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Functional Description T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1225.1Receive Path in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
5.1.1Receive Line Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
5.1.2Receive Short and Long-Haul Interface (T1/J1) . . . . . . . . . . . . . . . . . 122
5.1.3Receive Equalization Network (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . 123
5.1.4Receive Line Attenuation Indication (T1/J1) . . . . . . . . . . . . . . . . . . . . 123
5.1.5Receive Clock and Data Recovery (T1/J1) . . . . . . . . . . . . . . . . . . . . . 123
5.1.6Receive Line Coding (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
5.1.7Receive Line Termination (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
5.1.8Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
5.1.9Loss-of-Signal Detection (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
5.1.10Receive Jitter Attenuator (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
5.1.11Jitter Tolerance (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
5.1.12Output Jitter (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
5.1.13Framer/Synchronizer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
5.1.14Receive Elastic Buffer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
5.1.15Receive Signaling Controller (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . 138
5.1.15.1HDLC or LAPD Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
5.1.15.2Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
5.1.15.3CAS Bit-Robbing (T1/J1, serial mode) . . . . . . . . . . . . . . . . . . . . . . . 141
5.1.15.4CAS Bit-Robbing (T1/J1, µP access mode) . . . . . . . . . . . . . . . . . . . 141
5.1.15.5Bit Oriented Messages in ESF-DL Channel (T1/J1) . . . . . . . . . . . . 141
