XC95144: 5V ISP CPLD Family The XC95144 is a CPLD (Complex Programmable Logic Device) manufactured by Xilinx. Below are the factual specifications, descriptions, and features from Ic-phoenix technical data files:

### **Specifications:**  
- **Family:** XC9500  
- **Device Type:** 144-macrocell CPLD  
- **Logic Cells:** 144 macrocells  
- **Maximum Gates:** 3,200 usable gates  
- **Speed Grades:** Available in -5, -7, -10, and -15 speed grades (5ns, 7ns, 10ns, 15ns pin-to-pin delays)  
- **Operating Voltage:** 5V (TTL-compatible)  
- **I/O Pins:** Up to 117 user I/Os  
- **Package Options:**  
  - PLCC (84-pin)  
  - TQFP (100-pin)  
  - PQFP (160-pin)  
- **Programmability:** In-system programmable (ISP) via JTAG (IEEE 1149.1)  
- **Density Options:** Part of the XC9500XL series (low-power variant also available)  

### **Descriptions:**  
- The XC95144 is a high-performance CPLD designed for general-purpose logic integration.  
- It features a flexible FastFLASH technology for reprogrammability.  
- Supports 5V operation with 3.3V or 5V I/O compatibility.  
- Optimized for both combinatorial and sequential logic applications.  

### **Features:**  
- **High-Speed Performance:** Pin-to-pin delays as low as 5ns.  
- **In-System Programmability (ISP):** Reprogrammable via JTAG interface.  
- **Flexible Macrocell Architecture:** Each macrocell can be configured for combinational or registered logic.  
- **Wide Voltage Support:** 5V core with 3.3V/5V tolerant I/Os.  
- **Enhanced Routing:** Advanced interconnect matrix for efficient signal routing.  
- **Low Power Consumption:** Standby and dynamic power-saving modes.  
- **Security Features:** Programmable security bit to prevent unauthorized access.  

For exact timing, package dimensions, or additional details, refer to the official Xilinx datasheet for the XC95144.